怎么设计七进制计数器？
可以用同步4位二进制加法计数器74LS161、三输入与非门74LS10、4511、共阴七段数码LED显示器来实现七进制的计数器。具体实现方法如下： 首先要知道74LS161是4位二进制同步计数器，该计数器能同步并行预置数据，具有清零置数，计数和保持功能，具有进位输出端，可以串接计数器使用。 从初始状态开始，七进制的计数器有效循环状态有0000、0001、0010、0011、0100、0101、0110七个。其最后一个，在下一个状态所对应的数码是：0111。 利用74LS161的异步清零(低电平有效)功能，根据反馈清零法，可以得到74LS161所实现的七进制计数器电路图：（例图是通过仿真软件所绘制的电路仿真原理图） 扩展资料：74LS161是常用的四位二进制可预置的同步加法计数器，它和74HC161功能一样，只不过74HC161是CMOS型，而74LS161是TTL型。74LS161可以灵活的运用在各种数字电路，以及单片机系统中实现分频器等很多重要的功能。 74LS161的主要功能如下： 1、异步清零功能：当输入端CLR的反为零时，不论有无时钟脉冲CLK和其他信号输入，计数器被清零，即输出端Qd~Qa都为0。 2、同步并行置数功能：当输入端CLR的反=1，LOAD的反=0时，在输入时钟脉冲CLK上升沿的作用下，并行输入的数据dcba被置入计数器，即输出端Qd~Qa=dcba。 3、计数功能：当输入端LOAD的反=CLR的反=ENP=ENT=1，当CLK端输入计数脉冲时，计数器进行二进制加法计数 4、保持功能：当输入端LOAD的反=CLR的反=1时，且ENP和ENT中有”0“时，则计数器保持原来状态不变。 参考资料来源：百度百科-74HC161
任意进制计数器怎么设计？
将74LS290的CP1端与Q0端相接，使它组成8421BCD码十进制计数器。其次，六进制计数器有6个有效状态0000~1001，可由十进制计数器采用一定的方法使它跳越3个无效状态0111~0110而实现六进制计数。 置零信号取自0110即当状态0110（6出现时，将Q2=1，Q1=1送到清零端R即Rp= 0），使计数器立即清零， 状态0110仅瞬间存在。 扩展资料 任意进制计数器设计 利用已有的中规模集成计数器，通过外电路的不同连接，得到任意进制计数器。任意进制计数器设计的常用方法有：利用清零端的反馈清零法、 HZICW25Q64BVSS0G利用置数端的反馈置数法。 反馈清零法 反馈清零法是通过控制已有计数器的清零端来获得任意进制计数器的一种方法。使用已有的中规模集成计数器构成任意进制计数器时要注意清零端是异步方式还是同步方式。 例如，分别使用集成计数器74LS161和74LS163构成模6加法计数器。 （一）考虑到74LS161的CLR为异步清零端，且为低电平有效。通过控制异步清零端获得的任意进制计数器存在一个极短暂的过渡状态，该短暂状态不是真正的计数状态，但又是不可缺少的，否则将无法产生清零信号。 故用74LS161构成模6加法计数器的反馈电路的输出简化表达式为CLR= Q2Q,，和(c)分别为计数器的状态图和波形图。 （二）考虑到74LS163酌CLR为同步清零端，且为低电平有效。通过控制同步清零端获得的任意进制计数器，当CLR =0，且在时钟脉冲CLK上升沿作用时，计数器将被清零。故用74LS163构成模6加法计数器的反馈电路的输出简化表达式为CLR= Q2Qo，分别为计数器的状态图和波形图。 参考资料来源：百度百科-计数器
怎样用74LS161设计12进制的计数器
74ls161是四位二进 制计数器，本来一片就可以改成12进制计数器。可是，要用数码管显示出来，就要用两片计数器，一片计十位，一片计个位。而且个位要改成十进制计数器，两片采用反馈置零法改成12进制计数器，利用12的状态，产生 一个复位信号，使两片计数器回0，实现改制。 要用数码管显示，就要用两片译码器74LS247，配两个共阳数码管。逻辑图如下，也是仿真图。这是最大数11时的截图。 扩展资料： 按照计数器中的触发器是否同时翻脉冲信号分类，可将计数器分为同步计数器和异步计数器两种。同步计数器是指计数器内各触发器共同使用同一个输入的时钟，在同一个时刻翻转，计数速度快。异步计数器是指计数器内各触发器的输入时钟信号的来源不同，各电路的翻转时刻也不一样，因此计数速度慢。 74LS161是4位二进制同步加法计数器，除了有二进制加法计数功能外，还具有异步清零、同步置数、保持等功能。 参考资料来源：百度百科-计数器
如何用74LS161设计十二进制计数器
74LS161是四位二进制同步加法计数器，使用该计数器实现十二进制计数器主要有置数法和清零法两种方法。具体过程如下： 首先，需要观察74LS161的引脚图和功能真值表如下图所示： 观察功能真值表时需要注意74LS161时同步预置、异步清零计数器。故两种设计方法状态设计的状态变化不同，特别是预置数或清零时。 1、置数法设计十二进制计数器 置数法即通过74LS161同步预置数功能预置计数初值，计数至溢出时通过进位输出信号，再重新加载预置数实现循环十二进制计数功能。 根据功能真值表和置数法计数器计数规则，可以推出置数输入应为0100，即0100~1111共12个状态，由此推出其电路原理图如下： 电路波形仿真结果如下（从上至下依次是CLK和D(4)~D(8)共5个波形）： 根据电路波形可以推出该电路的状态转移图如下（Q(4)~Q(1)依次对应D(8)~D(4)）： 可以发现通过预置数0100后每接收一个脉冲，计数输出加1，计数结果为1111时进位输出为高电平，经反相器输入同步预置数端，下一个时钟到来时计数器加载预置数，重新计数，进位输出也恢复低电平。 2、清零法设计十二进制计数器 清零法即通过74LS161异步清零输出功能使74LS161从零开始计数至设定值时复位，从而实现循环十二进制异步计数器的功能。 根据功能真值表和清零法计数器计数规则，可以推出设定数值应为1100，即0000~1100共13个状态，但由于异步清零1100状态持续时间极短可以忽略。由此推出其电路原理图如下： 电路波形仿真结果如下： 状态转移图如下： 观察波形图和状态转移图，计数器从0000开始计数输入脉冲，当计数至1100的一瞬间，计数输出清0即状态0000；下一个时钟到来时，计数输出变为0001，构成异步清零十二进制计数器。 比较两种方法，可以发现异步清零法1100状态出现的时间极短，其进位输出为脉冲，在实际应用电路中容易受外界干扰，故常使用锁存器将其输出保持一个时钟周期。同步置数法的状态稳定，进位输出为矩形波，故实际设计较多使用同步置数法。
24进制计数器怎么算的
24进制计数器算法如下： 解释分析：可用两片74ls161级联做出24进制计数器，首先第一片作低位计数，第二片作高位计数；当时钟信号一到来时，低位计数器计数一次，一共计数16次计数器本身会自动清零重新开始计数同时会产生一个进位信号。 将这个进位信号接到高位计数器的时钟信号端，这样低位计数器满16进位使高位计数器计数一次。 之后因为是同步计数器，所以当计数总数到23时通过附加门电路译出进位信号和清零信号，就是将高位计数器Q0端与低位计数器Q2Q1Q0端通过与非门译出进位清零信号，然后等在到来一个时钟信号就能清零两个计数器，此时计数总数刚好25。 相关知识点： 74160与74LS160的功能完全相同，都是十进制计数器。组成24进制计数器，利用反馈清0法，计数到24时，产生一个复位信号，使两个计数同时回0，实现改制，最大数是23。虽然利用24产生复位信号，但是并看不到24。
24进制计数器怎么设计？
要设计一个24进制计数器，要用两片74LS161，分别 计十位和个位数。 但是，因为74LS161是四位二进制计数器，首先要把个位的改成十进制计数器，并产生一个进位信号送到十位计数器。这要用反馈置数法。而两位合起来组成24进制计数器，就利用计数24的值产生复位信号，使两片计数器回0，这只能用反馈清0法。一个计数器要改制，只有这两种方法，而这种方法都要用到一个电路上。因此，也只有一种方法来设计。做不出来三种不同的方法。这是什么要求。 仿真图如下，即是逻辑图。那两个数码管你不用画，是用来显示仿真效果的。